Google adsense

2021年7月3日 星期六

DDR Interface Summary (DDR介面)

之前做過DDR IO和PHY的設計,本篇整理了DDR介面的一些電性規格,這裡只說明DDR和LPDDR的規格,至於GDDR不在討論範圍裡。DDR指標準的DRAM,就是我們在個人電腦(PC)上看到;LPDDR常出現需要低功耗的裝置上,如手機(mobile phone)、平板(tablet)、筆記型電腦(Notebook)上面;而GDDR則是GPU專用的DRAM。

首先來看DDR介面上的IO電壓,隨著DRAM的世代演進,IO電壓越來越低,如DDR2的IO電壓為1.8V,DDR4只有1.2V;而LPDDR4X的IO電壓更只有0.6V。所以當我們在設計DDR IO時,要選擇適合的device。例如設計DDR2/3 combo IO時,就需要選擇1.8V的IO device來設計,如果用core device 就需要串疊(stacked)會增加很多設計複雜度和可靠度問題。例如設計LPDDR4/4X combo IO可能用core device就能設計完成,但要注意core device的ESD問題。


接著來看速度,隨著DRAM的世代演進,資料傳輸速度也是越來越快,LPDDR4 DRAM的速度已經高達4266Mbps。還好IO電壓也越來越低,隨著半導體製程的進步,可利用低壓高速的device來設計DDR IO。

OCD (off-chip driver)是指輸出級的強度,傳統的GPIO的輸出級強度是用電流來表示,但DDR IO是用輸出阻抗來表示(註2)。ODT (On-die termination)是晶片上終端電阻的規格。而RZQ是外接電阻的規格。在DDR裡,會用一個外接精密電阻來校正IO的OCD和ODT值,使其不隨著製程飄移(process variation)而產生較大的差異。

下表列出不同的DDR規格所需要的OCD、ODT、RZQ值。基本上,RZQ都是240歐姆,而OCD和ODT的值,都是RZQ可並聯出來的。例如DDR3 34-ohm OCD,就可用並聯7個240 ohm的output driver來實現。至於DDR2只規定了ODT的值(50/75/150),所以OCD只要符合SSTL18 13.4mA的輸出電流。


下表列出不同的DDR規格所規範的termination voltage(VTT)。LPDDR2沒有ODT,所以也就沒有定義VTT。DDR2和DDR3的VTT是在中間,也就是在一半的IO voltage,這也是我們一般熟知的termination方法。而DDR4和LPDDR3的VTT則是接到IO電壓(VDDQ),這樣在傳送"1"時,不會消耗電流。到了LPDDR4,VTT則改GND(接地),這樣變成在傳送"0"時,不會消耗電流。而VTT改成接地的好處是GND的noise較小,因為GND是整個系統中最穩定的電壓。


接著來說明DM(Data mask)這個pin,它在電路設計上跟data pin(DQ)是一樣的,一般是8個DQ會搭配1個DM,它是在把data寫入DRAM時,去框出data pin(DQ)裡的data是不是有效的,如果DQ是DM所框住的範圍,將會視為無效的。RDQS和TDQS之前介紹過了,可以參考這篇的介紹。DNV(Data not valid)剛好跟DM的相反,它是在讀取DRAM資料時,DQ被框住的範圍是無效的data。目前只有LPDDR2有DNV這個功能。DBI (Data bus inversion)就是指同週期的資料(DQ)是用反相傳送的。LPDDR4把DM和DBI合叫成DMI,它其實就是DM+DBI的意思。以DDR4來說,它支援DM、DBI、TDQS,但它是共用同一根pin,所以DM、DBI、TDQS只能開啟一種功能。


最後把前幾張圖表合成一個表,這樣就能一目瞭然。


這篇文章在2019就開始寫了,但一直沒做圖表,這幾天花點時間把它完成。不過現在2021年,目前一些規格文件已經更新了。JEDEC DDR4最新版是JESD79-4C,DDR5 (JESD79-5)和LPDDR5 (JESD209-5A)的規格也正式公布了,有機會再把它們補上。

 

Reference:

  1. DDR2 JESD79-2F, Nov. 2009
  2. DDR3 JESD79-3F, Jul. 2012
  3. DDR4 JESD79-4B, Jun. 2017
  4. LPDDR2, JESD209-2F, June 2013. 
  5. LPDDR3 JESD209-3C, Aug. 2015
  6. LPDDR4 JESD209-4C, Nov. 2019
  7. LPDDR4X JESD209-4-1, Mar. 2017

註1: 最新的DDR5,其IO電壓為1.1V;而LPDDR5/5X,IO電壓更只有1.05V和0.5V。

相關文章:



4 則留言:

  1. 您好,想請問DDR4的情況下,何謂DQ被DM框住阿?是指高電位還是低電位呢?DM的功用何在😯

    回覆刪除
  2. Hi Ted,

    通常DQ是一次連續送八筆data,但有時並不是八筆都想要寫進DRAM裡,所以用DM這個訊號把要寫進DRAM和不寫進DRAM的data標示出來。

    查了一下JEDEC standard,DDR4的DM是低電位時,其相對應的DQ是不要寫入DRAM的。

    回覆刪除
  3. 了解!所以SoC會自己判斷需不需要使用Mask Write的樣子!

    回覆刪除